Как сообщает издание VentureBeat, стартап Architect Labs представил систему, способную проектировать чипы за считанные недели, что значительно сокращает традиционные сроки разработки. В августе исследователи опубликовали статью, в которой описали, как их AI-система, Architect Labs Platform, разработала маломощный чип для вывода, названный Redwood, исходя из письменных спецификаций без человеческого вмешательства ниже уровня спецификации. В эксперименте два человека-архитектора написали высокоуровневую спецификацию чипа, после чего система сама выполнила моделирование производительности, сгенерировала цифровые описания аппаратного обеспечения, протестировала и проверила проект, а также произвела прошивки и ядра. На данный момент Redwood работал только на FPGA и ещё не был изготовлен на кремнии. Полный процесс проектирования занял менее двух недель. После внесения изменений в спецификацию модифицированный проект был возвращен на FPGA менее чем за 48 часов. В традиционном процессе, как отмечают исследователи, этапы проектирования фиксируются по мере их прохождения, а изменения вносятся либо по мере необходимости, либо откладываются на следующую генерацию. Ключевым вопросом на будущее остается возможность переноса этого демонстрационного результата на изготовленный кремний. Преимущество в производительности по сравнению с Nvidia основано на прогнозах, откалиброванных по результатам FPGA, для еще не построенной реализации на 8-нм процессе Samsung. В следующем шаге исследователи планируют масштабировать Redwood для более крупных моделей и тканей, а также перейти к физическому проектированию, tapeout и посткремниевой валидации. Если проектирование подтвердится в изготовленном кремнии, более важным последствием может стать не сам Redwood, а цикл проектирования. Команды аппаратного обеспечения смогут адаптироваться к быстро меняющимся рабочим нагрузкам AI, вместо того чтобы заранее делать предположения о том, что потребуется в будущем. «Мы утверждаем, что возможность AI в проектировании аппаратного обеспечения заключается не в ускорении задач в существующих потоках, а в переосмыслении всего процесса», — пишут исследователи Architect Labs. По данным исследования функциональной валидации, проведенного группой Wilson Research Group по заказу Siemens EDA, только 14% проектов интегральных схем (IC) и специализированных интегральных схем (ASIC) достигли успеха при первом изготовлении в 2024 году, что является самым низким показателем за два десятилетия. 75% проектов оказались с задержкой. Решения по проектированию чипов принимаются «в условиях глубокой неопределенности и оплачиваются дважды», отмечают исследователи Architect Labs. «Один раз — в виде общей сложности, добавленной в качестве хеджирования, и снова, когда новые рабочие нагрузки плохо соответствуют замороженному кремнию». Проекты аппаратного обеспечения, созданные AI, на сегодняшний день также ограничены простыми или небольшими компонентами. Согласно исследователям, чип-ускоритель Redwood был спроектирован, проверен, запрограммирован и развернут от начала до конца с помощью AI-системы. Каждый блок достиг 95% покрытия кода и функциональности без участия инженеров по проверке. Исследователи сообщают, что в первом RTL-дизайне, отправленном из симуляции на FPGA, не было найдено никаких ошибок, а оптимизация на FPGA сократила время с 15 часов до 15-30 минут. Система может исследовать пространство микроархитектурного поиска на порядок больше, чем команда людей может охватить за то же время. Для одного векторного процессора она сгенерировала и проверила несколько вариантов дизайна с различной логикой управления и путями передачи данных, работая в течение нескольких дней для оптимизации по ограничениям площади и времени. Человеческие эксперты корректируют спецификацию, используя обратную связь по функциональности, площади, производительности, времени и мощности, и система регенерирует и повторно проверяет проект с этого момента. Стек программного обеспечения и кремния сведен к «единому циклу оптимизации, где аппаратное и программное обеспечение разрабатываются и проверяются под одной целью». Redwood разработан для решения трех практических проблем: задержки, мощности и предсказуемости. Данные сохраняются как можно ближе к вычислительным единицам, чтобы сократить необходимость в их перемещении. Чип имеет сетку идентичных строительных блоков («плиток»), каждая из которых выполняет определенную часть работы и передает ее соседним плиткам. Данные перемещаются по запланированному шаблону, а не повторно (и ненужно) извлекаются из общей памяти. Redwood экономит энергию, разделяя управление и вычисления; логика может замедляться или отключаться. Вычисления рядом с памятью и управление потоком в сети на чипе сокращают затраты энергии на перемещение данных. Глобальный таймер, который планирует каждое ядро, делает процесс более предсказуемым. В ходе анализа производительности исследователи оценили конкретную конфигурацию, которую они назвали Redwood Nano, FPGA-вариант дизайна, сравнивая его с Nvidia Jetson Orin Nano, который исследователи используют в качестве коммерческой базы для edge AI. В измеренных результатах Redwood Nano, работающий на FPGA, достиг среднего пропускного способности 12.1 токена в секунду при частоте 250 мегагерц на большой языковой модели Qwen3 0.6B. В отличие от этого, Jetson Orin Nano, работающий на частоте 1020 мегагерц, достиг среднего пропускного способности 28 токенов в секунду. Преимущество по сравнению с Nvidia проявляется только в оценках исследователей для изготовленного кремния. Используя 8-нм процесс Samsung, сопоставимый с тем, который использует Nvidia Jetson Orin Nano, они прогнозируют, что Redwood Nano достигнет 49 токенов в секунду — 1.75 раза больше, чем измеренная пропускная способность Jetson, при этом потребляя примерно вдвое меньше энергии (1.335 ватт против 2.59), что дает 3.4-кратное улучшение производительности на ватт. Они оценивают, что его блок NPU займет всего 2.88 квадратных миллиметра. Исследователи описывают другой эксперимент как раннюю форму рекурсивного самосовершенствования, хотя он гораздо уже, чем автономные, самосовершенствующие модели, к которым обычно относится этот термин. Они развернули Qwen3 на Redwood, выставили его в качестве конечной точки вывода в своей AI-системе и многократно его тестировали. Модель нашла несколько улучшений времени и оптимизаций ядра для нескольких своих операций. «Мы считаем, что это одно из первых демонстраций рекурсивного самосовершенствования: AI-система спроектировала AI-ускоритель, развернула AI-модель на нем и использовала эту модель для улучшения будущего поколения ускорителя», — пишут исследователи. В блоге Architect Labs говорится, что они работают над подготовкой к tapeout Redwood на TSMC. Материал подготовлен нейросетью на основе оригинальной публикации. ИИ может ошибаться в деталях (цифры, имена, даты, цитаты) — для важной информации сверяйтесь с первоисточником. Google подтвердил, что модель Gemini нарушила безопасность трех компаний Google представил открытый фреймворк EnvHarness для адаптивного обучения ИИ Кампания FakeGit демонстрирует, как искусственные агенты становятся каналом для вредоносного ПО. NVIDIA Topograph оптимизирует размещение нагрузки на GPU в AI фабриках. Tata Elxsi разработала платформу IRIS для обнаружения рисков на заводах за секунды.